×

Offres d'emplois

STAGE BAC+5 : Développement d’un environnement de vérification générique en System Verilog (UVM)

STMicroelectronics Grenoble (38) Stage/Apprentissage/Alternance

Présentation de l'entreprise

ST est un fabricant de semiconducteurs d’envergure internationale, dont le chiffre d’affaires a atteint 9,66 milliards de dollars en 2018. Avec l’un des plus vastes portefeuilles de produits de l’industrie, ST fournit à ses clients des solutions innovantes couvrant toute la gamme des applications électroniques, dont la conduite intelligente (Smart Driving) et l’Internet des objets. Par l’utilisation croissante de la technologie qui permet de mieux profiter de la vie, ST est synonyme de « life.augmented ». Le groupe compte environ 46 000 employés, 11 principaux sites de production, des centres de recherche et développement avancés et 80 bureaux de vente et marketing a travers le monde. ST fait partie du top 5 des entreprises les plus attractives de France selon l'étude Randstad 2018 ""Employer Brand Research" qui récompense chaque année les sociétés les plus performantes en matière de marque employeur.

Présentation de l'offre

La Division ADL est une organisation qui conçoit et délivre des produits dans les domaines Spatial et RF.

Le sujet portera sur le développement d'un environnement de vérification générique (multi-protocols) en System Verilog (UVM).

Cet environnement de vérification sera utilisé pour vérifier différent IPs intégrés dans nos futurs System On Chip (SOC).

Vous aurez en charge :
- L'implémentation de l'environnement en SystemVerilog
- Le développement de modèles en SystemVerilog (générateurs de séquences, moniteurs...)

Vous serez intégré(e) au sein d'une équipe Architecture et Design dédiée à la conception de SOC complexes dans les domaines Spatial et RF. Vous travaillerez en étroite collaboration avec des membres de cette équipe.

Dans un premier temps, vous serez aidé(e) pour la mise en place de cet environnement de vérification et pour vérifier son bon fonctionnement. Puis, il faudra développer des fonctions supplémentaires après discussions avec vos collaborateurs.

Travail en équipe et autonomie seront donc indispensable à la bonne réussite du projet.

Le stage se déroulera sur le site de STMicroelectronics à Grenoble.

Profil recherché

Diplômé(e) d'un BAC +5 (Ingénieur, DESS, DEA,...), vous avez des connaissances solides : - SystemVerilog, SystemC, Verilog, VHDL, Microélectronique numérique – Logiciel de simulation (NCSIM, MODELSIM) – script (PERL ou PYTHON) Vous appréciez le travail en équipe, vous êtes autonome dans votre travail et vous êtes force de proposition. Référence de l'offre : 190917
Postuler
Formats acceptés :
pdf, doc, png, jpg / Poids max. 3 Mo

STMicroelectronics

850 rue Jean Monnet
38920 CROLLES

N.C.

Voir sa fiche dans l'annuaire
Back to Top